2026-06-09 東京大学
技術研究組合最先端半導体技術センター（LSTC）は、NEDO事業の一環として、2nm世代以降（Beyond 2nm）の先端ロジック半導体向け新型ゲート絶縁膜技術を開発した。研究では、ゲート絶縁膜中のシリコン酸化膜（SiO₂）界面層を従来の約0.8nmから、一原子層に匹敵する約0.2nmまで薄層化する新しいドライプロセスを開発し、容量換算膜厚0.9nmを達成した。これによりトランジスタのオン電流が向上し、高速動作が可能となる。また、しきい値電圧を制御するダイポール層に、従来のランタン酸化物やアルミニウム酸化物に加え、中性特性を持つチタン酸化物を組み合わせる新技術を開発した。これにより、トランジスタごとのしきい値電圧をより精密に調整でき、処理速度重視から省電力重視まで細かな設計が可能となる。これらの成果は、ゲートオールアラウンド（GAA）構造を採用する次世代半導体の高性能化と低消費電力化を両立し、AI向け高性能プロセッサの実現に貢献すると期待される。
概要図 新たに開発した先端ロジック半導体向けゲート絶縁膜技術の概要
＜関連情報＞
低熱予算（500 ℃）の酸素パッシベーション界面層（O-PAS IL）により実現した、超微細化された高誘電率ゲートスタック（CET 0.9 nm） Ultra-scaled high-k gate stacks (CET 0.9 nm) enabled by a low-thermal-budget (500 ℃) oxygen-passivated interfacial layer (O-PAS IL)
Y. Morita, T. Kawanago, T. Kamioka, Y. Mitani, T. Nabatame, T. Onaya, N. Fukata, W. Jevasuwan, K. Tsukagoshi, T. Hoshii, K. Toprasertpong, A. Tamura, K. Kita, N. Okada, K. Manabe, W. Mizubayashi, H. Ota, T. Matsukawa and S. Migita
IEEE Symposium on VLSI Technology and Circuits 2026
「中性TiO2双極子」層を用いた、固有の固定電荷に起因するVfb変動の低減 Mitigating intrinsic fixed-charge-induced Vfb fluctuation using a “neutral TiO2 dipole” layer
T. Kamioka, T. Nabatame, H. Matsukawa, T. Kawanago, Y. Morita, K. Toprasertpong, Y. Mitani, T. Onaya, N. Fukata, W. Jevasuwan, K. Tsukagoshi, T. Hoshii, A. Tamura, K. Kita, N. Okada, K. Manabe, W. Mizubayashi, H. Ota, T. Matsukawa and S. Migita
IEEE Symposium on VLSI Technology and Circuits 2026
