新型3Dチップで電子機器を高速・省エネ化(New 3D chips could make electronics faster and more efficient)

ad

2025-06-18 マサチューセッツ工科大学(MIT)

新型3Dチップで電子機器を高速・省エネ化(New 3D chips could make electronics faster and more efficient)
Researchers have developed a new fabrication process that integrates high-performance gallium nitride transistors onto standard silicon CMOS chips in a way that is low-cost and scalable. Credits:Image: Courtesy of the researchers

マサチューセッツ工科大学(MIT)の研究チームは、新たな3Dチップ技術を開発しました。従来の平面チップに対し、複数層で構成することでデータ転送距離が短縮され、処理速度向上とエネルギー効率の劇的改善が可能です。各層には異なる半導体材料を積層し、熱問題を解決するための新設計冷却構造も採用。加えて、このアプローチはAIチップや高性能コンピュータに適用でき、将来の電子機器性能の底上げに貢献すると期待されます。

<関連情報>

3次元ミリ波集積回路(3D-mmWIC): Intel 16 Si CMOSを用いたスケーリングRF GaN-on-Siダイレットのための金なし3D集積プラットフォーム 3D-Millimeter Wave Integrated Circuit (3D-mmWIC): A Gold-Free 3D-Integration Platform for Scaled RF GaN-on-Si Dielets with Intel 16 Si CMOS

Pradyot Yadav, Jinchen Wang, Danish A. Baig, Juan Pastrana-Gonzalez, John Niroula, Patrick Darmawi-Isakandar, Ulrich L. Rohde, Ahmad Islam, Muhannad Bakir, Ruonan Han, Tomás Palacios
IEEE Radio Frequency Integrated Circuits Symposium  15-17 June 2025 in San Francisco, CA

Abstract

This paper presents a gold-free 3D millimeter wave integrated circuit (3D-mmWIC). Highly scaled GaN-on-Si front-end-of-line (FEOL) RF dielets are integrated with Intel 16 Si CMOS using Cu-Cu thermocompression bonding (TCB), solder-free 3D heterogeneous integration (3DHI). To demonstrate this process, two different 3D-mmWIC amplifiers targeting the 5G NR FR2 band are fabricated utilizing multiple dielets. The first amplifier implements a conjugate matching of the dielets, achieving a maximum small-signal gain of 4.8 dB and a 3 dB bandwidth of 26–30 GHz. The second amplifier implements additional cross-neutralization capacitance to achieve a maximum small-signal gain of 6.2 dB and a 3 dB bandwidth of 26–32 GHz. Both 3D-mmWICs are extremely compact with a total chip area of 0.49 mm².

0403電子応用
ad
ad
Follow
ad
タイトルとURLをコピーしました