演算速度従来比10倍、シリコン量子コンピューターの実現に前進
2021-08-05 産業技術総合研究所
ポイント
- スピン量子ビット素子と高速演算に必要な微小磁石を集積する新しい構造を提案
- 新構造により、演算の高速化、製造ばらつき耐性の大幅な改善が可能
- シリコンスピン量子ビットを基本素子とする大規模集積量子コンピューターの実現に向け大きな一歩
概要
国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】(以下「産総研」という)デバイス技術研究部門【研究部門長 中野 隆志】新原理デバイス研究グループ 飯塚 将太 産総研特別研究員、森 貴洋 主任研究員らは、シリコンスピン量子ビット素子を用いた大規模集積量子コンピューターの実現に向けて、スピン量子ビット素子と演算に必要な微小磁石を集積した新しい集積構造を考案した。
量子コンピューターの実用化には100万超の量子ビットを集積した誤り訂正型（汎用）量子コンピューターが望まれる。産総研では、既存の半導体集積化技術を利用できるシリコンスピン量子ビット素子に関する研究を進めている。大規模な集積のためには、製造プロセスにおいて生じる加工線幅の不均一性や配置時の位置誤差などの製造ばらつきに起因する特性不良の発生率を低減し、多数のスピン量子ビット素子を同時に正常動作させる必要がある。しかし、多数のスピン量子ビット素子を大規模に評価する実験技術がないために、素子や集積構造の製造ばらつき耐性を実験で評価できないのが現状である。産総研ではこれらを評価できるシミュレーターの開発を進めてきた。今回の研究ではスピン量子ビット素子の高速動作に必要な微小磁石を素子側方下部に埋め込む構造を新たに考案し、シミュレーターによって高速動作と製造ばらつき耐性を評価した。その結果、配線層に磁石を形成する従来構造と比較してラビ振動（スピンの操作速度）が約10倍速くなるとともに、最大集積可能量子ビット数を制限する要因となっている製造ばらつき耐性を大幅に改善できることを示した。
なお、この研究の詳細は、2021年6月13～19日にオンライン開催される国際会議「2021 Symposia on VLSI Technology and Circuits」において発表され、ハイライトペーパーに選ばれた。
今回考案した新しいシリコンスピン量子ビット素子と微小磁石の集積構造の模式図
開発の社会的背景
大規模集積回路の基本素子であるトランジスタの技術は、これまでの情報処理技術の高度化を支えてきたものの、近年ではその発展速度は鈍化しつつある。しかし一方で、人工知能（AI）やビッグデータを活用して高度に複雑な情報処理を実現することで、複雑化した社会問題を解決し得る情報処理技術が望まれており、このような情報処理に特化したコンピューターハードウエアの研究開発が盛んになっている。その中でも量子コンピューターは、これまでの情報処理技術では解を得られなかった複雑な問題を短時間で解くことができ、物流や金融などの実社会で用いられる組合せ最適化問題の計算や、新規材料の開発や創薬をはじめとする材料分野で用いられる量子化学計算などへの応用が期待される。実用化には100万個を越すスピン量子ビットを集積する必要があるが、現時点では、超伝導量子ビット素子型では100量子ビット以下の集積、シリコンスピン量子ビット素子型では3量子ビットの集積にとどまっており、両者ともに集積度の向上を可能にする技術の確立が望まれている。
研究の経緯
産総研ではこれまでに、高温動作可能なスピン量子ビットの開発（産総研プレス発表2019年1月24日）、量子ビット制御回路の開発など、微細シリコン量子コンピューターハードウエアの実現に向けたデバイス技術・集積化技術に関する成果を得てきた。
スピン量子ビット素子において製造ばらつきの評価は、絶対温度１ケルビン前後という極低温下で行われる。現行の冷凍機では数個までの同時評価が限界であるが、産総研では、この既存の評価手法の困難さを補うべく、従来型半導体素子のために開発してきたデバイスシミュレーターImpulse TCADをベースに、シリコンスピン量子ビット素子の性能評価を行うシミュレーターの開発を進めてきた。フランスの電子情報技術研究所（Laboratoire d’électronique des technologies de l’information、略称：LETI）やベルギーのInteruniversity Microelectronics Centre （IMEC）なども同様の開発に取り組んでいるが、スピン量子ビット素子特性を模擬できるデバイスシミュレーターの開発は始まったばかりである。
なお、本研究開発は、文部科学省光・量子飛躍フラッグシッププログラム(Q-LEAP)における量子情報処理領域・基礎基盤研究「シリコン量子ビットによる量子計算機向け大規模集積回路の実現」 (JPMXS0118069228)の助成を受けて行われている。
研究の内容
今回、産総研はスピン量子ビット素子の高速動作に必要な微小磁石を集積する新しい構造を発表した。提案した構造では、従来スピン量子ビット素子の上部にあった微小磁石を、素子の側方下部に形成する。微小磁石がスピン量子ビット素子により近づくので、高速操作に適したより強い傾斜磁場を得ることができるとともに、上部に配線スペースを確保できるので、自己整合型プロセス技術と呼ばれる製造ばらつき耐性を高める製造方法を採用することができる。
提案した構造では、まず汎用量子コンピューターの実現に必要とされる格子状のビット配置を想定した（図１左）。シミュレーターの計算結果からは、上面から見たときに、スピン量子ビット素子の四隅のうち2カ所に微小磁石を配置した場合（図１中央）が最も強い傾斜磁場強度を得られることがわかった。ラビ周波数は傾斜磁場の大きさに比例して高くなることが知られているが、今回考案した構造では従来構造の約10倍にまで高くできることを示した。
図１ 上面から見た格子状ビット配置(左)および微小磁石の位置(中央)と、得られたラビ周波数（右）
次に、提案した構造について製造ばらつき耐性をシミュレーターによって検証した。通常の製造プロセスでは、スピン量子ビット素子と微小磁石との相対位置に製造ばらつきの一種である微小なずれが生じる。これに対して自己整合型プロセス技術を採用すると、量子ビットそのものが位置基準となるので、スピン量子ビット素子と微小磁石との相対ずれがないため（図2左）、製造ばらつき耐性が高く、製造ばらつきによる特性不良が発生しにくい。このメリットをスピン量子ビット素子の最も重要な性能パラメーターである演算エラー発生率を用いて検証した。特性不良の判定値は、汎用量子コンピューターに必要とされる演算エラー発生率1 %に設定した。通常の形成方法ではスピン量子ビットと微小磁石の位置にわずか1 nmのずれも許容できないが、本構造を採用することで4 nmでも演算エラー発生率を1 %以下に保つことができる（図2右）。現行最先端の極端紫外線リソグラフィ装置で発生する位置ずれは不良発生率の指標である3σ値が2 nm程度とされているが、本構造ではその2倍である4 nm、すなわち6σ値までのずれを許容できる。デバイス構造において6σ値を超える不良発生率は100万個に3個であることから、今回の構造は位置ずれに対して100万個程度までの集積が可能な製造ばらつき耐性を持つと期待される。従来構造では10個程度の集積が限界であったことから大幅な改善が期待できる結果となった。
図2 製造プロセスの違い（左）と位置ずれ発生時の演算エラー発生率（右）
今後の予定
産総研の開発したスピン量子ビット素子特性を模擬できるデバイスシミュレーション技術を生かして、大規模集積が可能な量子コンピューター技術の設計や検証を引き続き進める。さらに、量子コンピューターの実現に必要となる演算の実行、演算結果の読み出し、スピン量子ビット素子の結合などの要素を含めた量子回路の設計を行う。併せて、大規模な極低温実験評価技術についても、その実用化に貢献していきたい。
問い合わせ
国立研究開発法人 産業技術総合研究所
デバイス技術研究部門 新原理デバイス研究グループ
産総研特別研究員 飯塚 将太
主任研究員 森 貴洋
用語の説明
- ◆シリコン
- 地球の主要な構成元素のひとつであり、半導体材料のひとつ。現代集積回路はシリコン半導体で製造されており、半導体という言葉がシリコンを指して用いられる場合もある。[参照元へ戻る]
- ◆スピン量子ビット素子
- 半導体などの固体中に量子ビットを実現する素子の一種。電子スピンを利用し、スピンの向きが量子ビットの値となる。例えば上向き時が0、下向き時が1、その他の方向を向いている時がそれらの重ね合わせ状態となる。
- ◆量子ビット
- 量子コンピューターで扱う情報の最小単位。従来のコンピューターの情報の最小単位はビットと呼ばれ、0または1の2値をとる。それに対して、量子ビットは0、1、またはその重ね合わせ状態の3つの状態を組合せることで、無数の値を表現や記録することができる。
- ◆電子スピン
- 電子がもつ運動の自由度。電子を球と考えた時の自転に相当する。左回転と右回転の２種類があり、それぞれを上向き、下向きと呼ぶことが一般的である。
- ◆微小磁石
- マイクロメートルからナノメートルサイズの微小な磁石。それぞれマイクロマグネット、ナノマグネットと呼ばれることもある。一般にコバルトなどの強磁性体が用いられる。
- ◆誤り訂正型（汎用）量子コンピューター
- 演算する問題に制限がない量子コンピューターのこと。その実現のために演算の誤りを訂正しながら演算を実行する誤り訂正機能が必要となるため、誤り訂正型量子コンピューターと呼ばれる。 また、汎用量子コンピューターとも呼ばれる。
- ◆製造ばらつき
- 製造工程において発生する、製品の寸法や位置、品質などのばらつきのこと。半導体素子は数十ナノメートルサイズであるため、わずか数ナノメートルの寸法や位置ばらつきが特性に大きな影響を与え、不良を発生させる。
- ◆製造ばらつき耐性
- 素子や構造が、製造ばらつきに対して特性を変化させない程度のこと。集積時には多数の素子を同時に正常動作させる必要があるため、発生する製造ばらつきに対して耐性のある素子や構造が求められる。
- ◆ラビ振動、ラビ周波数
- ラビ振動は２つの量子状態を一定の周波数で行き来する現象。スピンにおいては、電磁波を印加すると上向きスピンと下向きスピンが一定の周期で反転する。また、この周波数をラビ周波数とよぶ。ラビ周波数が高いほど高速な量子ビットの操作が可能である。
- ◆組合せ最適化問題
- 多数の選択肢の中から、着目する課題について最も好ましい成果を与える変数の組み合わせを求める問題のこと。カーナビによる経路や鉄道の乗り換え経路の検索が身近な組合せ最適化問題の例である。量子コンピューターでは多数の選択肢がある複雑な問題を解くことができる。
- ◆超伝導
- 金属などの物質を特定の温度（通常は絶対零度に近い非常に低い温度）以下に冷却したときに、電気抵抗が無くなる現象。この現象を用いることで、他の方法では実現できない特殊な機能を持つ電子デバイスが実現できる。
- ◆Impulse TCAD
- 産総研が独自開発するデバイスシミュレーター。新しい動作原理に基づくデバイスへ対応するための物理モデルを組み込みやすいという特徴を持つ。
- ◆傾斜磁場
- 位置により強度が異なる磁場。電子スピンを操作するために必要となる。微小磁石の傾斜磁場下で交流電圧を発生させることにより、電子が感じる実効的な交流磁場によるラビ振動が発生する。傾斜磁場を利用して電子スピンを操作することで高速なスピン量子ビット素子を実現できる。
- ◆自己整合型プロセス技術
- 半導体素子の製造工程で2つの構成物を作製するとき、通常はある位置基準を用いて１つずつ作製する。この場合、製造装置の位置精度が高くなければ、2つの構造物に微小なずれが生じる。それに対して自己整合型プロセス技術では、最初に形成した構造物が位置基準となるためずれが生じない。
- ◆演算エラー発生率
- 量子コンピューターの演算実行時に必ず一定の確率で生じるエラーの発生率のこと。高性能な量子コンピューターの実現のためには、低い演算エラー発生率が求められる。演算正答率という見方もでき、演算正答率を忠実度と呼ぶ。
- ◆極端紫外線リソグラフィ
- 半導体などの集積回路の製造プロセスにおいて、感光物質を極端紫外線（特に波長13.5 nmの光）で露光し、従来よりも高い解像度で回路パターンを形成する技術。
- ◆3σ値
- 製造工程における不良発生率を表す指標。σは標準偏差。例えば、位置ずれ誤差の3σ値が 2 nmの場合、2 nmを超える位置ずれが発生する確率は0.3 %となるので、1000個に3個の不良が発生することになる。６σ値を超えて不良が発生する確率は100万個に3個である。
