ナノスケールのトランジスタは、より効率的なエレクトロニクスを可能にする可能性がある(Nanoscale transistors could enable more efficient electronics)

ad

2024-11-04 マサチューセッツ工科大学(MIT)

MITの研究者は、従来のシリコン技術の限界を超えるため、超薄型半導体材料を用いた新しい3Dトランジスタを開発しました。これらのトランジスタは、数ナノメートル幅の垂直ナノワイヤー構造を持ち、低電圧で高性能を発揮します。この技術は、人工知能(AI)などの高性能計算において、エネルギー効率の向上とデバイスの小型化を可能にします。研究チームは、量子力学的特性を活用し、従来の物理的制約を克服することで、将来的な電子機器の性能向上に寄与することを期待しています。

<関連情報>

極端な量子閉じ込めを持つ、スケールアップした垂直ナノワイヤーヘテロ接合トンネル・トランジスタ Scaled vertical-nanowire heterojunction tunnelling transistors with extreme quantum confinement

Yanjie Shao,Marco Pala,Hao Tang,Baoming Wang,Ju Li,David Esseni & Jesús A. del Alamo
Nature Electronics  Published:04 November 2024
DOI:https://doi.org/10.1038/s41928-024-01279-w

ナノスケールのトランジスタは、より効率的なエレクトロニクスを可能にする可能性がある(Nanoscale transistors could enable more efficient electronics)

Abstract

The development of data-centric computing requires new energy-efficient electronics that can overcome the fundamental limitations of conventional silicon transistors. A range of novel transistor concepts have been explored, but an approach that can simultaneously offer high drive current and steep slope switching while delivering the necessary scaling in footprint is still lacking. Here, we report scaled vertical-nanowire heterojunction tunnelling transistors that are based on the broken-band GaSb/InAs system. The devices offer a drive current of 300 µA µm−1 and a sub-60 mV dec−1 switching slope at an operating voltage of 0.3 V. The approach relies on extreme quantum confinement at the tunnelling junction and is based on an interface-pinned energy band alignment at the tunnelling heterojunction under strong quantization.

0403電子応用
ad
ad
Follow
ad
タイトルとURLをコピーしました