量子コンピュータ大規模化の壁を破る2次元シリコン量子ビットアレイの基本構造の試作に成功

ad
ad

CMOS半導体プロセス親和性と量子ドット安定動作を両立

2020-04-27 株式会社日立製作所

日立は、量子コンピュータの大規模集積化につながるシリコン半導体を用いた量子ビット*1アレイの基本構造の試作に成功しました。従来、量子コンピュータは、大規模集積化に伴い、量子ビットを動作させるための信号配線数が増えることで小型化が困難でした。本アレイでは、CMOS半導体回路技術*2を応用し、複数の量子ビットを制御する信号配線を共通化することで、配線数の増加を抑制しながら量子ビットを2次元状に配列して大規模集積化を実現することを試みました。今回、量子計算の際に電子を閉じ込める箱となる量子ドット*3をアレイ上の所望の位置に安定的に形成できることを確認しました。今後、日立は、本アレイ構造を用いて量子計算の実証に取り組み、大規模集積化が可能なシリコン量子コンピューターの開発を加速させていきます。

背景および取り組んだ課題

  • 量子コンピュータでは、複雑な計算を解くために量子ビットを大規模に集積することが重要であり、この大規模集積化の実現により、高速および高効率での新材料や製薬の設計・開発や、金融リスク計算や投資評価など、さまざまな分野への適用が期待できる。
  • これまで日立では、CMOS半導体回路技術を用いたシリコン量子コンピュータの実現に向けて、日立ケンブリッジ研究所を中心に研究開発を進めてきた*4

開発した技術

  • 小型で大規模集積化を可能にする2次元量子ビットアレイ構造
  • 半導体回路を用いた安定動作を実現する量子ビット構造

確認した効果

  • 本アレイ構造を試作して動作検証したところ、共通化したゲート電極を用いて、アレイ内の所望の位置に量子ドットを形成できることを確認。
  • 量子ドット形状を制御することで、多数の量子ビットを半導体回路で動作させるための十分な電圧ージン(0.2V*5)を確保しながら、量子計算を行う上で必要な2重量子ドット結合状態*6を安定的に得られることを確認。

タイトルとURLをコピーしました