量子コンピューターの規模と計算速度のジレンマを解消~誤り耐性量子計算のコストを大幅に削減する新提案~

2025-11-26 東京大学

東京大学の研究チームは、量子コンピュータの実現に不可欠な誤り耐性量子計算において、規模の増大と計算速度低下という従来のジレンマを理論的に解消する新方式を提案した。情報保持効率に優れた量子低密度パリティ検査符号と、高速演算が可能な連接符号を組み合わせるハイブリッド方式を導入し、両者の長所を活かした誤り耐性化を実現。また、符号が異なる回路のエラー伝播を統一的に評価する「部分回路縮約」手法を開発し、この方式が物理量子ビット数の増大を大幅に抑えつつ、計算速度の遅延を従来方式と同等レベルに抑制できることを厳密に証明した。これにより、誤り耐性量子コンピュータの実装コスト削減と実用化加速に貢献する基盤技術となる。

量子コンピューターの規模と計算速度のジレンマを解消~誤り耐性量子計算のコストを大幅に削減する新提案~
2種類の量子エラー訂正符号を用いて規模の抑制と高速な計算を実現する誤り耐性型量子コンピュータ

<関連情報>

多重対数時間と定数の空間オーバーヘッドを持つフォールトトレラントな量子計算 Fault-tolerant quantum computation with polylogarithmic time and constant space overheads

Shiro Tamiya,Masato Koashi & Hayata Yamasaki
Nature Physics  Published:26 November 2025
DOI:https://doi.org/10.1038/s41567-025-03102-5

Abstract

A major challenge in fault-tolerant quantum computation is to reduce both the space overhead, that is, the large number of physical qubits per logical qubit, and the time overhead, that is, the long physical gate sequences needed to implement a logical gate. Here we prove that a protocol using non-vanishing-rate quantum low-density parity-check (QLDPC) codes, combined with concatenated Steane codes, achieves constant space overhead and polylogarithmic time overhead, even when accounting for the required classical processing. This protocol offers an improvement over existing constant-space-overhead protocols. To prove our result, we develop a technique that we call partial circuit reduction, which enables error analysis for the entire fault-tolerant circuit by examining smaller parts composed of a few gadgets. With this approach, we resolve a logical gap in the existing arguments for the threshold theorem for the constant-space-overhead protocol with QLDPC codes and complete its proof. Our work establishes that the QLDPC-code-based approach can realize fault-tolerant quantum computation with a negligibly small slowdown and a bounded overhead of physical qubits.

1601コンピュータ工学
ad
ad
Follow
ad
タイトルとURLをコピーしました