科学者がサブナノメーターサイズのトランジスタを「成長」させる方法を発見(Scientists Discover Way to “Grow” Sub-Nanometer Sized Transistors)

ad

2024-07-03 韓国基礎科学研究院(IBS)

IBSのヴァン・デル・ワールス量子固体センターのJO Moon-Ho所長率いる研究チームが、幅1 nm未満の1D金属材料のエピタキシャル成長を実現し、2D半導体論理回路の新しい構造を開発しました。特に、この1D金属を超小型トランジスタのゲート電極として使用しました。従来の半導体製造プロセスでは数ナノメートル以下にゲート長を減らすことは困難でしたが、MoS₂のミラーツイン境界(MTB)を利用することで解決しました。この1D MTBベースのトランジスタは、寄生容量を最小化し、回路性能を向上させます。この研究成果は、将来の低消費電力・高性能電子デバイスの開発に貢献する技術として期待されています。研究結果はNature Nanotechnology誌に掲載されました。

<関連情報>

超スケール2次元MoS2電界効果トランジスタのための集積化1次元エピタキシャルミラー双晶境界 Integrated 1D epitaxial mirror twin boundaries for ultrascaled 2D MoS2 field-effect transistors

Heonsu Ahn,Gunho Moon,Hang-gyo Jung,Bingchen Deng,Dong-Hwan Yang,Sera Yang,Cheolhee Han,Hyunje Cho,Youngki Yeo,Cheol-Joo Kim,Chan-Ho Yang,Jonghwan Kim,Si-Young Choi,Hongkun Park,Jongwook Jeon,Jin-Hong Park & Moon-Ho Jo
Nature Nanotechnology  Published:03 July 2024
DOI:https://doi.org/10.1038/s41565-024-01706-1

科学者がサブナノメーターサイズのトランジスタを「成長」させる方法を発見(Scientists Discover Way to “Grow” Sub-Nanometer Sized Transistors)

Abstract

In atomically thin van der Waals materials, grain boundaries—the line defects between adjacent crystal grains with tilted in-plane rotations—are omnipresent. When the tilting angles are arbitrary, the grain boundaries form inhomogeneous sublattices, giving rise to local electronic states that are not controlled. Here we report on epitaxial realizations of deterministic MoS2 mirror twin boundaries (MTBs) at which two adjoining crystals are reflection mirroring by an exactly 60° rotation by position-controlled epitaxy. We showed that these epitaxial MTBs are one-dimensionally metallic to a circuit length scale. By utilizing the ultimate one-dimensional (1D) feature (width ~0.4 nm and length up to a few tens of micrometres), we incorporated the epitaxial MTBs as a 1D gate to build integrated two-dimensional field-effect transistors (FETs). The critical role of the 1D MTB gate was verified to scale the depletion channel length down to 3.9 nm, resulting in a substantially lowered channel off-current at lower gate voltages. With that, in both individual and array FETs, we demonstrated state-of-the-art performances for low-power logics. The 1D epitaxial MTB gates in this work suggest a novel synthetic pathway for the integration of two-dimensional FETs—that are immune to high gate capacitance—towards ultimate scaling.

0403電子応用
ad
ad
Follow
ad
タイトルとURLをコピーしました